Microchip Technology CI de gestion d'alimentation MCP16503 (PMIC)

Le CI de gestion d'alimentation (PMIC) MCP16503 de Microchip Technology est un PMIC optimalement intégré pour des eMPU (unités de microprocesseur intégré) polyvalents nécessitant un échelonnement dynamique de tension (DVS). Les tensions de démarrage de régulateurs sont ajustables par des résistances de sélection, et les régulateurs peuvent être entièrement ajustés par I2C.

Le MCP16503 intègre quatre régulateurs abaisseurs CC-CC et deux LDO auxiliaires, et fournit une interface complète au microprocesseur (MPU), notamment un drapeau d'interruption et une interface I2C de 1 MHz. Tous les canaux abaisseurs peuvent supporter des charges pouvant atteindre 1 A et peuvent suivre un cycle de travail à 100 %. Deux LDO de 300 mA sont prévues pour prendre en charge les charges analogiques sensibles. La tension de mémoire DDR (sortie abaisseuse 2) est sélectionnable via une broche d’entrée à 3 états. Le jeu de sélection de tension permet une migration facile entre différentes générations de mémoires. Le séquencement de canaux d'alimentation par défaut est intégré selon les exigences du microprocesseur (MPU).

Une broche dédiée (LPM) facilite la transition vers les modes de faible puissance et vers la mise en œuvre du mode de sauvegarde avec DDR en auto-actualisation (mode veille prolongée). Le MCP16503 de Microchip Technology présente un courant de repos faible en fonctionnement à vide et consomme moins de 10 µA en arrêt complet. Des résistances actives de décharge sont prévues à chaque sortie. Tous les canaux abaisseurs prennent en charge une mise sous tension sécurisée vers des sorties prépolarisées. Le MCP16503 de Microchip Technology loge dans un boîtier VQFN à 32 broches de 5 mm x 5 mm, avec une gamme de température de jonction de fonctionnement de -40 à +125 °C.

Caractéristiques

  • Plage de tension d'entrée : de 2,7 V à 5,5 V
  • Tension de sortie sélectionnable par résistance pour le démarrage par défaut
  • Quatre canaux Buck de courant de sortie 1 A avec une capacité de rapport cyclique maximal de 100 %
  • Canaux abaisseurs de 2 MHz, fonctionnement à MLI
  • Précision de tension de ±1 % pour DDR (tension de sortie abaisseuse 2), noyau (tension de sortie abaisseuse 3) et CPU (tension de sortie abaisseuse 4)
  • Faible bruit, MLI forcée (FPWM) et faible IQ, charge légère, mode haut rendement possible
  • Déplacement sélectionnable par I2C (±16,5 %) de fréquence de commutation de MLI
  • Deux régulateurs linéaires auxiliaires à faible perte de niveau (LDO) de 300 mA
  • Interface I2C de 1 MHz de programmation et de diagnostic
  • Séquençage intégré de canaux, démarrage sécurisé et retard d’affirmation de réinitialisation
  • Prise en charge des modes hibernation, faible puissance et haute performance avec DVS
  • Interface sans fuite vers le microprocesseur(MPU) en toute condition de fonctionnement grâce à une protectionoptimiséecontrelesDES
  • Courant de repos typique inférieur à 300 µA en mode de faible puissance (abaisseurs et LDO1 activés, hors charge)
  • Courant maximal de coupure de 10 µA (VIN = 4,5 V, TJ = +105 °C)
  • Gamme matérielle (BOM) optimisée en termes de coûts et de tailles
  • Coupure thermique et protection de limite du courant
  • Réponse aux défauts de surintensité programmable par l'utilisateur
  • Boîtier VQFN à 32 broches de 5 mm × 5 mm
  • Variante homologuée AEC-Q100 disponible
  • Plage de température de jonction de -40 °C à +125 °C
  • Les valeurs par défaut des sorties abaisseuses sont programmées au démarrage à l'aide de résistances intégrées

Applications

  • MPU polyvalents à hautes performances
  • Alimentation µC/µP, FPGA et DSP

Schéma de principe fonctionnel

Schéma de principe - Microchip Technology CI de gestion d'alimentation MCP16503 (PMIC)
Publié le: 2026-09-01 | Mis à jour le: 2026-09-07